点击图片查看原图
PCIE加密卡技术保护点
一种基于PCle接口的密码卡，其特征在于，它包括ZYNQ主处理器(1)、存储模块(2)和PCle接口(3)，所述ZYNQ主处理器(1)的存储信号输出输入端与存储模块(2)的存储信号输入输出端连接，ZYNQ主处理器(1)的通信信号输入输出端与PCle接口(3)的通信信号输出输入端连接，PCle接口(3)与外部服务器连接，所述ZYNQ主处理器(1)用于接收PCle接口(3)发送的业务请求包，并将该业务请求包进行加密处理；所述存储模块(2)用于存储密钥；所述PCle接口(3)用于将加密处理后的业务请求包回传至外部服务器。
PCIE密码卡
密码卡设计，外接四种加密芯片，芯片1、芯片2、芯片3、芯片4分别实现 SM1 SM2/SM3、SM4和 SSF33算法，可完成密码卡初始化、密钥管理、备份恢复和权限管理操作等功能。密码卡应用于PC机中，通过PCIE插槽与PC机主板连接，并由PC机进行控制操作。PCIE 总线接口由FPGA内的IP硬核实现，完成POIE核与SRAM缓存及其控制模块之间的通信。NiosII核作为控制中心，完成密码卡软件功能。同时，外接加密芯片通过各自接口模块实现与密码卡的通信。
PCIE密码卡
高速电路时钟信号频率较高，时钟信号的抖动、漂移、畸变对系统有很大影响，高速PCB的设计就要求信号波形受干扰要小。所以，要优先考虑系统的时钟分配和走线等问题。高速时钟信号要优先布线，其中首要考虑系统的主时钟信号线，走线要尽可能的短，走直线，且避免过孔，为防止时钟与电源之间的干扰，时钟信号也要避开电源部分。当同一电路板上用到多个不同频率的时钟时，两根不同频率的时钟线不能并行走线，而对于多个器件使用同一频率时钟信号，可采用蜘蛛型、树状型、分枝型时钟分配网络。
PCIE密码卡
在高速密码卡中,FPGA通过PCB板上晶振获取66.66MHz时钟，经过FPGA内部锁相环后产生200MHz基本时钟用作芯片2和芯片3的接口操作时钟，然后经过内部分频电路提供100MHz时钟作为FPGA内部的NiosII软核和硬件电路的工作时钟，分频16MHz作为芯片2和芯片3的工作时钟分频20MHz作为芯片1和芯片4的工作时钟。
